板级（PCB）热设计：铜厚、热过孔与基板路线选型

课程大纲

• 能按铜厚、层数与逐层覆铜率算出 PCB 的面内与法向等效导热率，并说明两者差一到两个数量级的来源是几何而非材料
• 能算出散热焊盘下热过孔阵列的等效热阻，并按 1/N 的边际收益与孔壁镀铜等级下限判断「再加孔还有没有收益、要不要塞孔」
• 能在 FR4 厚铜、局部埋铜块、IMS/铝基板、陶瓷四条基板路线之间按法向热阻量级、布线自由度与成本次序做选型，并给出跨档所需的量化理由
• 能把贴板器件的热拆成「经壳体」与「经 PCB」两条并联路径算出分流比，并判断装配状态变化会不会让主路换人
• 能用扩热长度与互热阻把「热敏器件避让」写成可考核的数（R_ij 上限），而不是拍一个距离
• 能在盒级 CFD 里为 PCB 定各向异性等效建模口径，并说明「当各向同性」两种取法各自把结论算偏到哪一侧
• 能判读手册上基于 JESD51 2s2p 标准板的 R_th(j-a)/Ψ_jt 为何不能当实车结温预算用，并用带发射率处理的热成像定板级温升判据

1. 铜厚、层数与覆铜率：PCB 的面内导热到底靠什么
   • 先纠一个量级：决定面内扩散的是铜不是树脂——FR4 介质导热率在 0.3 W/(m·K) 量级、铜约 390~400，四层 1 oz、平均覆铜率 0.6 的板面内等效 k 已到 20 W/(m·K) 量级；把板当 0.3 算等于把面内扩散整块抹掉（算式与代入见公式条 1）
   • 面内取厚度加权算术平均、法向取厚度加权调和平均：铜只占板厚的百分之几，面内它是并联通道（占绝对主导），法向它是串联薄片（几乎不贡献）——这就是「差一到两个数量级」的几何来源，换材料换不掉
   • 覆铜率必须逐层从 EDA（叠层表 + 铜分布）取实际值，不能整板拍一个数：内层被密集过孔、开槽、屏蔽切割打断的区域实际面内 k 明显低于整板平均值，而热点判读几乎总发生在这些稀疏区
   • 「加层数」与「加铜厚」不等价：加内层大面积铜平面提面内 k 最直接；加表层铜厚受蚀刻线宽与阻抗控制约束、且厚铜侧壁梯形化会吃掉有效截面。判据是先按扩热长度（第 4 讲）算出热流要摊开多远，再回来定叠层，不是先定叠层再看够不够
   • 交界口径沿用既有链式命名，不另造一套：本课补的正是 E3-01 §3 明文跳过的那一段——R_jc → R_TIM → R_case → R_conv 里，器件贴板时 R_jc 之后、R_case 之前的板内扩散段
   • 边界：铜厚等级、蚀刻能力、层压与阻抗控制这些制板工艺本体不在本课，本课只到「工艺给出的可选台阶」为止；铜平面完整性同时影响面内 k 与 EMC 回流路径，冲突要提出，但板级 EMC 布局本身见 K2-01
2. 热过孔阵列：等效热阻、边际收益与工艺上限
   • 散热焊盘到板背这一段不能靠板体：同一 3×3 mm 量级焊盘只靠 k_n≈0.33 的板体是几百 K/W，打上几十个热过孔能压到个位数 K/W——约两个数量级，这就是「贴板器件必须打热过孔」的定量理由（算式与代入见公式条 3）
   • 单孔热阻只算孔壁那一圈镀铜的环形截面，孔内空气或树脂的导热贡献可略；孔壁镀铜厚度有等级最小值（约 20~25 µm 量级，按 Class 分档、按现行版本确认），设计校核要取等级下限而不是典型值
   • 边际收益是 1/N：孔数从个位数加到几十收益巨大，从几十再翻倍绝对值只再降几 K/W——此时该比的是工艺与可靠性代价，不是继续加孔。这条是「热过孔越多越好」这个误区的量化反驳
   • 有效孔数只数「一端落在焊盘铜面内、另一端接到有效铜平面」的孔：接到孤立铜岛、或被阻焊/丝印隔断的孔一个都不算——这是理论值与实测值差一大截的第一位原因
   • 塞孔（树脂塞孔/电镀填孔）是工艺选择不是热学选择：不塞孔时回流焊料会经孔从焊盘被吸走，形成焊盘空洞与虚焊，热阻反而上升；塞孔增加工序与成本。判据是焊盘尺寸、孔径与回流工艺窗口，不是「塞了更导热」
   • 孔径与间距的上限来自布线与可靠性而非热学：过孔阵列占掉的内层铜会削弱同一区域的面内 k（与第 1 讲的覆铜率账直接冲突），孔太密还挤压焊盘强度与板内绝缘间距——两笔账必须一起算
   • 边界：过孔的镀覆工艺与热冲击后孔壁开裂一类可靠性试验不在本课；绝缘间距撞线时只作为约束提出，绝缘配合方法见 E3-01 §4 与 G9-01
3. 四条基板路线：FR4 厚铜 / 埋铜块 / IMS 铝基板 / 陶瓷的适用边界与台阶
   • 四条路线按法向热阻排成台阶：标准 FR4 → FR4 厚铜 + 大面积覆铜 + 密集过孔 → 局部埋铜块（法向铜直通）→ IMS/铝基板（金属基 + 几十 µm 级薄介电层）→ 陶瓷基板；每跨一档法向热阻降一档，布线自由度同时降一档
   • 选型第一判据不是热阻而是「热流要不要摊开」：点热源、就近法向交给壳体 → 埋铜块或 IMS；多热源、要先在板内摊开再交出去 → FR4 厚铜 + 内层铜平面更划算，因为 IMS 法向虽好，面内扩散仍受那层薄介电层与单面布线限制
   • IMS/铝基板的真代价在布线不在热：以单面布线为主、多层难做，会把板面积撑大、逼出二次板与板间互连——热赚回来的常被面积、连接器与装配吃掉。判据是「布线密度能不能压到单面」，压不下去就别上
   • 埋铜块是局部手段不是整板手段：只在几颗大功率器件正下方开腔嵌铜，代价是压合与钻铣工序增加、板内应力与共面度要管。判据是「热源数少且位置固定」
   • 陶瓷基板只在法向热阻必须再降一档、且面积小、器件少时才成立：尺寸上限、脆性带来的装配与螺钉孔约束都是硬约束。陶瓷/DBC 的材料体系、CTE 阶梯与绝缘—散热权衡不在本课，见 E2-03（本课只用其结论做台阶）
   • 成本只给次序与跨档判据，不给数：次序为 标准 FR4 < FR4 厚铜 < IMS ≈ 局部埋铜块 < 陶瓷；具体倍数随年份、批量与供应商变化，须以当期询价确认。跨档必须拿得出「哪一段热阻降了多少、结温余量因此多了几 K」的量化理由，拿不出就不跨
   • 边界：制板工艺（层压、蚀刻、镀覆、开腔）与板材规格不展开；界面材料（导热垫/凝胶/灌封/硅脂）的选型与参数判读见 H5-01、涂覆与 BLT 控制见 H5-02，本课只把「板到壳体」那一段当边界条件接进来
4. 板内扩热与多热源耦合：扩热长度、互热阻与热敏器件避让判据
   • 「热敏器件避让」要写成可考核的数：写互热阻上限（R_ij ≤ 某值 K/W），距离只是达成该上限的手段之一——同一句「离 10 mm」在贴壁板与悬空板上结论相反（见公式条 4 的两个代入）
   • 板上典型热敏三件套的敏感量各不相同，避让判据不能共用一个数：铝电解电容看芯温与寿命（每降约 10 ℃ 寿命约翻倍的经验法则专属铝电解、薄膜电容不适用，见 E3-01 与 E2-06）；晶振看频率温漂与老化；NTC 看它会不会被邻近热源污染而测不到目标温度
   • NTC 布点是这一讲的隐藏考点：它既是测量件又是被耦合件——布在热源扩热区内会读到热源，布在扩热区外会滞后于目标温度。判据是「要控的是哪个温度」：控壳温就贴壳、控器件温就贴进该器件的扩热区并标定偏差
   • 多热源的扩热区重叠是布局的硬约束：按扩热长度画出各热源的扩热半径，重叠即意味着两热源共用同一段板内铜与同一段板到壳路径，两者的热阻不可再各自独立取值
5. 经壳体与经 PCB 两条路径的分流账：分流比、参考温度与主路换人
   • 贴板器件的热是两条并联路径不是一条：结 →（金属 tab + 绝缘垫）→ 壳体，与 结 →（引脚/散热焊盘 → 过孔阵列 → 板内铜层）→ 壳体；分流比等于两路热阻之反比，改哪一段有效由分流比决定（算式与代入见公式条 5）
   • 分流比会随装配状态换人：绝缘垫加厚、压紧力衰减或 BLT 失控都能把「经壳为主」翻成两路平分，结温随之抬升——所以两路必须都算，不能只算看起来是主路的那一条
   • 并联式只在两路汇到同一参考温度时成立：一路到壳体、一路到腔内空气时不可用并联式，须分别列到各自边界再耦合；共享段与独占段按 E3-01 §3 的口径分清，把全盒共享的冷板对流段并进器件独占段会把结温算低
   • 边界：器件封装内部（芯片→贴装→DBC 上铜→陶瓷→DBC 下铜→基板）的分层热阻、Foster/Cauer 网络与封装内自/互热阻归 E2-03，本课从器件引脚与底面散热焊盘接手，交接面就在这里；结温上限、降额与寿命判定归 E2-05 与 E5-01 §5，本课只出温升与避让判据
6. 盒级 CFD 里的 PCB：各向异性等效建模与何时必须显式建铜层
   • 板在盒级 CFD 里的默认建法是 orthotropic 块：逐层或按分区给面内/法向两个等效 k，铜分布由 ECAD 通道（ODB++/IDF/Gerber）导入生成分块覆铜率，而不是整板一个数
   • 「当各向同性」有两种错法，且把结论算偏到相反方向：取面内值 → 法向热阻低估几十倍、结温偏乐观（放过真问题）；取法向值 → 面内扩散被抹掉、热点虚高（去加不必要的冷板）。这是本课最该被记住的一条建模判据
   • 热过孔阵列不能靠板体等效 k 表达：等效 k 是整板平均值，过孔阵列是局部的数量级跃变，必须单独建成高 k 柱区或直接给等效热阻边界（取值见第 2 讲）
   • 什么时候必须放弃等效、显式建铜层：铜分布本身决定热点位置（宽铜带充当主散热路径）、关键路径上有过孔阵列、板上有开槽或隔离区时。判据统一成一句——等效化会不会抹掉决定结论的那个几何特征
   • 边界：耦合粒度、单/双向与松/紧耦合、求解与收敛策略归 J6-02；共轭传热界面条件、网格与瞬态加速归 J2-04；密闭腔内传导/对流/辐射三模式占比的估算判据归 J2-04 §3 与 E3-01 §4，本课不重讲，只在需要 h_eff 时引用其结论。本课只出「板这个对象怎么等效」这一件事
7. 手册热阻、封装紧凑模型与板级实测：外部数据的可用边界与校正口径
   • 手册热阻的可用边界：R_th(j-a) 与 Ψ_jt 出自 JESD51 系列的 2s2p 标准板（两信号层 + 两大铜平面、规定板尺寸、静止空气、单器件、无邻近热源）；实车板覆铜率低、贴壁散热、有邻热源，故手册值只能作器件间横向比较，不能当实车结温预算——这正是 E5-01 与 K2-01 那两处前指要的答案
   • 封装紧凑模型（双热阻模型与 DELPHI 多阻网络）在板/盒级仿真里替代详细封装模型：它给的是「结到若干表面节点」的阻网络，价值在边界条件无关性，必须与 PCB 各向异性等效配套使用才构成 E5-01 与 J6-02 转引的那句「板/盒级建模范式」的完整答案。⚠ 该项的适用边界、节点定义与误差口径须按 JESD15 系列现行版本原文确认，本课未持有标准原文前不以数值形式给结论（见 notes）
   • 板级温升的实测口径：热像仪拍板面找热点，但裸铜、阻焊与塑封的发射率相差很远，必须做发射率处理（喷涂或贴高发射率标记）并用热电偶做锚点标定，否则会把裸铜走线读成低温、把塑封器件误判为热点。判据由各器件降额后的结温上限反推成板温/壳温限；红外原理、发射率与反射温度修正见 L7-01，本课只给板级适用边界
   • 印制导体的载流—温升按现行 IPC 图表查，本课不给闭式：只落「哪条走线要按温升而不是按压降选宽」的判据，具体取值以标准现行有效版本的曲线为准

• 以为「板子导热就是 FR4 的 0.3 W/(m·K)」——其实决定面内导热的是铜，四层 1 oz、覆铜率 0.6 的板面内等效 k 已到 20 W/(m·K) 量级；按裸值算会把面内扩散抹掉、把局部热点算高，进而去加不必要的冷板
• 以为把 PCB 建成一块各向同性材料只是「精度差一点」——其实取面内值会把法向热阻低估几十倍（结温偏乐观、放过真问题），取法向值会把面内扩散抹掉（热点虚高）；两种取法把结论算偏到相反方向，不是同一个误差
• 以为热过孔越多越好——其实并联热阻按 1/N 递减，几十孔之后边际收益就掉到工艺与可靠性代价之下；且孔壁镀薄、未塞孔时回流吸锡形成的焊盘空洞会把理论值吃掉一大截
• 以为把过孔阵列的贡献折进板体等效 k 就算建过模了——其实等效 k 是整板平均、过孔阵列是局部数量级跃变，折进去会把整板法向热阻算小、结温整体偏乐观
• 以为手册上的 R_th(j-a) 能直接算实车结温——其实那是 JESD51 2s2p 标准板、静止空气、单器件、无邻热源的口径；实车板覆铜率低、贴壁散热、有邻近热源，手册值只够做器件间横向比较
• 以为器件有散热焊盘就一定走板、有金属 tab 就一定走壳——其实两条路径是并联的，分流比由两侧热阻之比定；绝缘垫一加厚、压紧力一衰减，主路就换人
• 以为热敏器件「离远点」就够——其实「远」要有标尺，标尺是扩热长度 √(k_in·t/h_eff)：贴壁板只有几毫米、悬空板有几厘米，同一句「离 10 mm」在两种板上结论相反
• 以为上铝基板/IMS 就是热的万能解——其实它以单面布线为主、多层难做，会把板面积撑大、逼出二次板与板间互连；热赚回来的常被面积、连接器与装配吃掉
• 以为红外热像仪拍板面就能直读温度——其实裸铜、阻焊与塑封的发射率差得很远，不做发射率处理会把裸铜走线读成低温、把塑封器件误判为热点
• 以为整板拍一个覆铜率就能算等效 k——其实热点几乎总落在被过孔、开槽与屏蔽切割打断的稀疏区，那里的实际面内 k 明显低于整板平均值
• 以为「板不热」就说明板不是瓶颈——其实板温低恰可能是因为热根本没进板（法向卡在焊盘下），此时该查的是过孔阵列而不是庆祝板温安全

需求区 · 想听众筹

想听/点名均为需求登记，不涉及任何付款（意向金仅登记不收款）。满 5 人点名 → 自动向平台专家发邀约。